6

Ŧ

٢

晶界层电容器晶界势垒的研究*

钟吉品 王 鸿 殷之文

(中国科学院上海硅酸盐所)

摘 要

以中间夹层的 Schottky 势垒作为晶界层电容器晶界势垒,从理论上分析、推导了电流电压关系和电客 电压关系。利用这些关系式对实验测试数据进行了计算机模拟,并用实验结果和计算机模拟结果检验了该晶界 势垒模型的合理性。在此基础上揭示出晶界势垒对晶界层电容器电性能所起的关键作用。

关键词:半导体陶瓷; 电子陶瓷; 陶瓷电容器; 晶界势全

一、引 言

晶界效应与半导体陶瓷的应用密切有关,利用晶界的 Schottky 势 垒模型已 解释 了许 多 BaTiO₃ 半导体陶瓷的 PTC 效应^[1,2]和 ZnO 陶瓷的压敏电阻效应^[3-5]的 实 验 现 象 和问 题。七十年代以来又提出了中间夹层的 Schottky 势垒^[6-8],对晶界现象更深入地进行了研 究。但针对半导体陶瓷晶界层电容器的晶界势垒的研究虽有报导^[0]但不多。我们在实验中 也发现晶界层电容器不仅介电常数高,而且还具有与 ZnO 压敏电阻相同的压敏 特 性。 很 可能晶界层电容器的晶界势垒与其它半导体陶瓷有一定的相似之处,为了充分利用晶界层 电容器的晶界特点,探明其作用,进行了本工作。

二、晶界势垒模型、理论分析与推导

制备晶界层电容器的一个非常重要的工艺是氧化和扩散,使边界形成绝缘层,因此可 以认为晶界层电容器的晶界势全为中间夹层的 Schottky 势垒^[6-8],这个中间夹层就是晶界 的第二相绝缘层。由于大量受主杂质的存在,绝缘层中必然存在很多受主态,在边界处, 受主态与n型半导体晶粒形成一耗尽层,建立起 Schottky 势垒。晶界势垒 模型如图1。 在这个模型基础上可分析或导出电流电压和电容电压关系。

1. 电流电压特性(伏安特性)

当晶界势垒受外加电压作用时被分成三个不同区域如图1所示:

I区:受正向电压作用的 Schottky 势全区;

- Ⅱ区:中间夹层高电阻区;
- Ⅲ区: 受反向电压作用的 Schottky 势垒区。

^{* 1987}年9月1日收到。



任何时候流经三个区域的电流是相等的,可以用 I 区的电流变化作为整个势垒的伏安 特性。 I 区的电流变化关系与 *p-n* 结的正向电流电压关系相同^[10]:

$$I = A'e^{-\phi/KT}(e^{bv/KT} - 1)$$

式中: ϕ 为势垒高度; b 为外加电压在 I 区上的分配系数。 式(1)可简化为:

$$l = A_1(e^{r_1 v} - 1)$$
 (2)

对于受反向电压作用的势垒区—— II 区,当外加电压增加到某一值时, II 区势垒变 宽,但上部变窄(如图1),电子隧道效应将会发生^[7],并有较大量的电子流过 II 区。由于 电流受到高电阻 II 区的制约,实际情况是 II 区上的电压变化不大。把 II 区上的电压降近似 为一个常数,在式(2)基础上可将这种情况下的伏安特性修改为:

$$I = A_2 [e^{K_2(v - v_0 - RI)} - 1]$$
(3)

式中: V。为 II 区上的电压降, R 为 II 区电阻值, RI 为 II 区上的电压降。

2. 电容电压关系

在图(1)的耗尽层中,求解泊松方程,可求得耗尽层宽度为[10]。

$$X_{\rm d} = \sqrt{\frac{2\,\varepsilon}{qN_{\rm p}}}\,(\phi - V)^{1/2} \tag{4}$$

式中: N_D 为施主掺杂浓度, q 为电子电荷量。 对于图 1 的势垒模型, 总电容量为,

$$1/C = 1/C_{I} + 1/C_{II} + 1/C_{III} = x_{dI}/Q\varepsilon + x_{dIII}/Q3 + x_{dII}/Q\varepsilon'$$
(5)

式中: C₁、C₁₁₁和 ε 分别为受正向和反向电压作用的势全的容量和介电常数;C₁₁和 ε' 为中间绝缘层的容量和介电常数,Q 为有效面积因子。

考虑到电压在 I 区和 II 区上的不同分配,则有:

$$X_{dI} = \sqrt{\frac{2\varepsilon}{qN_{\rm D}}} (\phi - bV)^{1/2} \tag{6}$$

(1)

Ŧ

Ŧ

$$X_{dIII} = \sqrt{\frac{2 \varepsilon}{q N_{\rm D}}} (\phi + BV)^{1/2}$$
(7)

其中: b 为 I 区上电压分配系数; B 为 Ⅲ区上电压分配系数。 将(6)式和(7)式代入(5)式得:

$$\frac{1}{C} = \frac{1}{Qe} \left[\frac{2e}{qN_{\rm D}} \left(\phi - bV \right) \right]^{1/2} + \frac{1}{Qe} \left[\frac{2e}{qN_{\rm o}} \left(\phi + BV \right) \right]^{1/2} + \frac{X_{\rm dII}}{Qe'}$$

当外电压 V=0 时:

$$\frac{1}{C_{\rm p}} = \frac{Z}{Q\epsilon} \left(\frac{2\epsilon}{qN_{\rm p}}\phi\right)^{1/2} + \frac{X_{\rm dII}}{Q\epsilon'} \tag{8}$$

$$\therefore \frac{1}{C} = \frac{1}{C_0} + \frac{1}{Q\epsilon} \left(\frac{2\epsilon}{qN_D} \right)^{1/2} \left[(\phi - bV)^{1/2} + (\phi + BV)^{1/2} - 2\phi^{1/2} \right]$$
(9)

式(2)、(3)、(9)都是单个晶界的关系式,但把电压分配系数 b 和 B 扩充到包含外电压在每个晶界上的分配和每个晶界上的电压在每一个区域上的分配后,式(2)、(3)、(9)对整个陶瓷片就适用了。

三、实验与讨论

实验是用作晶界层电容器的 SrTiO_s 样品。将掺杂的 SrTiO_s 样品以 1420℃4 h 在 空 气 中烧结,然后急冷至室温,使样品半导化^[11]。再采取不同的氧化温度进行第二次高温氧化,使晶界重新氧化绝缘,形成晶界势全。氧化温度分为(1)800℃1 h;(2)900℃1 h;(3)1000℃1 h;(4)1200℃1 h。

图 2、3 是对这四种氧化温度制得的样片进行测量获得的电流一电压特性(*I*—V特性) 和电容一电压特性(*C*—V 特性),对图 2 的曲线进行计算机模拟,只有在式(2)中将电压 V 修改为(*V*—V₀),如式(10):

$$l = A_{1}[e^{x_{1}(v-v_{0})} - 1]$$
(10)

计算机模拟结果才与实际测试结果相吻合(式中 V。为一常数)。 计算机模拟结果如下:

曲线1: $A_{11}=1.593\times 10^{-3}$, $K_{11}=0.770$, $V_{0_1}=0.83$,误差*): 1.40×10⁻⁵

 $l = 1.593 \times 10^{-3} [e^{0.770(v-0.83)} - 1]$

- 曲线2: $A_{12} = 1.420 \times 10^{-3}$, $K_{12} = 0.742$, $V_{02} = 2.05$, 误差: 3.49×10^{-5} $I = 1.420 \times 10^{-3} (e^{0.742(V-2.05)} - 1]$
- 曲线 3: $A_{13} = 1.418 \times 10^{-3}$, $K_{13} = 0.686$, $V_{0_3} = 2.34$, 误差: 2.60×10^{-4} $I = 1.418 \times 10^{-3}$ [$e^{0.686}$ (V = 2.34) - 1]
- 曲线4: $A_{14} = 8.923 \times 10^{-4}$, $K_{14} = 0.201$, $V_{0_4} = 20.08$, 误差: 5.34×10^{-4} $I = 8.923 \times 10^{-4} [e^{0.201(V-20.08)} - 1]$

图 2 中的"+"点是计算机模拟的结果与实际吻合的很好。

很明显, V₀表明了外加电压在达到此值之后, Schottky 势垒的导电作用才呈 现出来。 另外, V₀也反映了绝缘层的厚度以及绝缘程度, 氧化程度越厉害, 绝缘层越厚, 绝缘 程 度越高, V₀越大。

7

ť

^{•)} 所有的误差为模拟的结果与每一个测试点的差值的平方和。

式(8)是推导出的电容一电压关系。如果选择测试电压不太大,电压将分配在每个晶. 界上,而每一晶界上的电压又将分配在耗尽层上和绝缘层上,那么 BV 和 bV 都将 远 小于 势**垒高度 φ**,即: BV/φ≪1, bV/φ≪1。



- 图 3 各种条件氧化的样品的电容 电压曲线
- Fig. 3. Capacitance-voltage curves of the samples oxidized under various conditions • 800°C for 1h 0 900°C for 1h

 $\times 1000^{\circ}$ for 1h $\triangle 1200^{\circ}$ for 1h



图 5 经 900℃ 1 h 氧化处理样品的伏 安特性和电容电压特性曲线

则有:

Fig. 5. Current-voltage and capacitancevoltage curves of the sample oxidized at 900°C for 1 h



- 图 4 由氧化物扩散形成绝缘晶界的样品的电 流电压和电容电压曲线
- Fig. 4. Current-voltage and capacitance-voltage curves of the sample (the grain boundary barrier of the sample was formed by diffusion of oxides)



- 图 6 经 1000℃ 1 h 氧化处理样 品的伏安特性和电容电压 特性曲线
- Fig. 6. Current-voltage and capacitance-voltage curves of the sample oxidized at 1000°C for 1 h

$$\phi^{1/2} (1 - bV/\phi)^{1/2} = \phi^{1/2} \left[1 - \frac{1}{2} \left(\frac{bV}{\phi} \right) - \frac{1}{2 \cdot 4} \left(\frac{bV}{\phi} \right)^2 - \frac{1 \cdot 3}{2 \cdot 4 \cdot 6} \left(\frac{bV}{\phi} \right)^3 - \cdots \right]$$
(11)

$$(\phi + BV)^{1/2} = \phi^{1/2} \left(1 + \frac{BV}{\phi} \right)^{1/2} = \phi^{1/2} \left[1 + \frac{1}{2} \left(\frac{BV}{\phi} \right) - \frac{1}{2 \cdot 4} \left(\frac{BV}{\phi} \right)^2 + \frac{1 \cdot 3}{2 \cdot 4 \cdot 6} \left(\frac{BV}{\phi} \right) - \cdots \right]$$
(12)

(C)1994-2019 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

٢

5

4

7.

ŧ

将一次方以上的项略去得:

$$1/C - 1/C_{0} \approx (1/2Q)(1/qN_{\rm D}\epsilon\phi)^{1/2}(B-b)V$$
(13)

可见在测试电压不太大的情况下,1/C 与外加电压 V 呈直线关系,式(13)与图 3 的实际测试结果符合。对于式(13)的斜率部分的讨论是比较复杂的,一方面随着氧化程度的增加,势全高度 \ 将会有所增大。另一方面,氧化会使绝缘宽度变厚,会使电容的有效面积 Q 因子变小。由于图 3 中电容一电压关系的斜率随氧化程度的不同而异,氧化越厉害,斜率越大,可以认为其有效面积变小起了主要作用。

图 4 是样品在 H₂/N₂ 还原气氛中烧结、再经扩散 PbO-Bi₂O₃-B₂O₃-CuO 四元化合物而 得的测试结果,可以看出其电流电压特性和电容电压特性与前面样品测得的结果是相仿的。

对上面二种样品在较高电压区的伏安特性和电容电压特性测试曲线分别示于图 5 和图 6 。可以看出,基本上在使电流增加的趋势增大的电压附近电容发生变化,电容量由下降变 为上升,这就是上面讨论的在 II 区发生隧道效应的现象。隧道效应的出现,一方面使电流 增加的趋势增大,另方面因穿透 II 区的电子流增大,从而使 II 区的电容量也增大,这就使 整个电容量从下降变为上升。电容量上升的规律是很复杂的,准确的关系式尚难找出。式 (3)是增大了的电流电压关系式,用图 5 、 6 的数据进行计算机模拟结果为;

- 图 5 $A_2 = 7.272 \times 10^{-3}, K_2 = 0.828, V_0 = 8.23, R = 1.314 \times 10^5,$ 误差: 0.1045 $I = 7.272 \times 10^{-3} [e^{0.828(v-8.23-1.314 \times 10^5)} - 1]$
- 图 6 $A_2 = 4.508 \times 10^{-3}$, $K_2 = 0.582$, $V_0 = 5.11$, $R = 2.555 \times 10^4$, 误差: 0.1034 $I = 4.508 \times 10^{-3} [e^{0.582(V-5.11-2.555 \times 10^4)} - 1]$

计算机模拟结果与实际测试结果非常吻合,这说明上述理论分析是正确的。在图 5、 6 中并未看出击穿现象,由此可知,隧道效应的出现并未使介质击穿,只是使电流增大, 只有当外加电压继续增加,中间夹层击穿后,才会发生介质击穿,所以提高中间夹层的耐 压是提高晶界层电容器工作电压的关键。

四、结 论

以中间夹层的 Schottky 势垒作为晶界层电容器的晶界模型, 经理论分析和 推导出的 电流电压关系以及电容电压关系与实验测试结果吻合很好。无论是用不同温度氧化还是用 氧化物扩散形成的晶界绝缘层都具有同样的关系。电容电压关系和用实验数据进行计算机 模拟的电流电压关系表明中间夹层和两个 Schottky 势垒都对电流和电 容 有不同的作用。 中间绝缘层对外电压有明显的分压作用。外电压引起的 Schottky 势垒的宽度变化会直接使 样品的电容量发生 变 化。 Schottky 势垒的隧道效应会使电流增大、电容量增大, 但不影 响介质的击穿, 介质击穿只有在中间夹层击穿时才会发生, 可 见, 晶界形成的 Schottky 势垒和中间绝缘层的绝缘性对制备大容量、耐高压的晶界层电容器起关键作用。

多考文献

[1] Heywang, W.: Solid State Electr., 3 (1) 1961: 51
[2] Heywang, W.: J. Am. Ceram. Soc., 47(10) 1964: 484

[3] Levinson L. M. et al.: J. Appl. Phys., 46(3) 1975: 1332

- [4] Levine, J. D.: «CRC Crit. Rev. Solid State Sci.» 5, 1975: 597
- [5] Morris, W. G.: J. Vac. Sci. Technol., 13 (4) 1976: 926
- [6] Hoffmann, B.: Solid State Electronics, 16(5) 1976: 623
- [7] Eda, K.: J. Appl. Phys., 49 (5) 1978: 2964
- [8] Mahan, G. D. et al.: ibid 50 (4) 1979: 2799
- [9] Nobutatsu Yamaoka et al.: Amer. Ceram. Soc. Bull., 62 (6) 1983: 698
- [10] 刘恩科、朱秉升等编:《半导体物理学》,上海科学技术出版社,1984
- [11] 钟吉品、赵梅瑜、王 鸿: 无机材料学报, 2 (1) 1987: 22

Investigation on the Grain Boundary Barrier of GBBL Capacitors

Zhong Jipin, Wang Hong and Yin Zhiwen (Shanghai Institute of Ceramics, Academia Sinica)

Abstract

With the sandwiched Schottky barriers as the grain boundary barriers, the current-voltage relations and the capacitance-voltage relations of the grain boundary barrier layer capacitors (GBBL) have theoretically been analyzed and deducted. By means of those relations, the experimental data have been used for a computerized imitation. The reasonableness of the barrier model was confirmed by comparing the experimental results and the computerized results. It is revealed that the grain boundary barrier plays a quite important role on the electrical properties of GBBL capacitors.

Keywords, Semiconductor ceramics; Electronic ceramics; Ceramics capacitor; Grain boundary barrier)

ĩ

Ŧ